動態可重構陣列技術(DCRA)
軟件編程和硬件編程兼備的可重構陣列,極大提高能效比
CGRA核心調度技術
1,DFG圖分割 2,算子軟流水,并行化 3,優化P&R,執行時間約束下執行
能耗E開銷模型
高效的CGRA計算,需要軟件,架構設計,電路實現等多個層面的綜合協同。具體涉及軟件層面計算流的調度,資源的分配,運算架構層面計算單元的組織,靈活性考慮, 功能設計,電路層面互連單元,存儲以及計算單元的電路實現。對各個層面的綜合優化形成了非常高的壁壘,需要有持續的迭代才能實現最佳性能,我們在調度層面, 架構層面和電路層面都有多年積累的獨特技術,這些技術都已經形成專利保護。比如我們提出的能量約束下的編譯優化技術,相比不做CGRA編譯優化,芯片能耗可以減少50%左右。
動態寬電壓技術 DWVT
逼近CMOS電壓閾值的技術 電壓動態調整 極大的降低芯片的功耗